[신입 개발자 전공 지식 & 기술 면접 백과사전] Computer Architecture : 캐시 메모리(Cache Memory)

카테고리 없음

silver_ye 2023. 5. 16. 20:24

목차 ✔
- 컴퓨터 구조 기초
- 컴퓨터의 구성
- 중앙처리장치(CPU) 작동 원리
- 캐시 메모리
- 고정 소수점 & 부동 소수점
- 패리티 비트 & 해밍 코드
- ARM 프로세서

컴퓨터 시스템의 성능을 향상시키기 위해 별도로 탑재된 캐시 전용 메모리
속도가 빠른 장치와 느린 장치에서 속도 차이에서 따른 병목 현상을 줄이기 위한 메모리
ex) CPU 코어와 메모리 사이의 병목 현상 완화, 웹 브라우서 캐시 파일은 하드디스크와 웹페이지 사이의 병목 현상을 완화
자주 사용하는 데이터를 캐시 메모리에 저장하고 다음에 이용할 때에 주기억장치가 아닌 캐시 메모리에서 먼저 가져와서 속도를 높임 -> 속도가 높으나 용량이 적고 비용이 비쌈
CPU에는 캐시 메로리가 2 ~ 3개 정도 사용됨(L1, L2, L3 캐시 메모리)
- 속도와 크기에 따라 분류한 것으로, L1 캐시부터 먼저 사용됨(데이터를 찾지 못하면 L2로 감)
듀얼 코어 프로세서의 캐시 메모리
- 각 코어마다 독립된 L1 캐시 메모리를 가지고 두 코어가 공유하는 L2 캐시 메모리가 내장됨
- 만약 L1 캐시가 128kb면, 64/64로 나누어 64kb에 명령어를 처리하기 직전의 명령어를 임시 저장하고, 나머지 64kb에는 실행 후 명령어를 임시저장한다. (명령어 세트로 구성, I-Cache - D-Cache)
  - L1 : CPU 내부에 존재
  - L2 : CPU와 RAM 사이에 존재
  - L3 : 보통 메인보드에 존재
디스크 캐시 : 주기억장치(RAM)와 보조기억장치(하드디스크) 사이에 존재하는 캐시

캐시 메모리 작동 원리

시간 지역성
- for or while 같은 반복문에 사용하는 조건 변수처럼 한번 참조된 데이터를 또 참조될 가능성이 높음
- 빠르게 한 번 더 사용될 가능성이 큼
공간 지역성
- A[0], A[1]과 같은 연속 접근 시, 참조된 데이터 근처에 있는 데이터가 잠시후 또 사용될 가능성이 높음
- 인접되어있는 데이터가 사용될 가능성이 큼
캐시에 데이터를 저장할 때는, 이러한 참조 지역성(공간)을 최대한 활용하기 위해 해당 데이터뿐만 아니라, 옆 주소의 데이터도 같이 가져와 미래에 쓰일 것을 대비함
Cache Hit : CPU가 요청한 데이터가 있을 때
Cache Miss : CPU에 요청한 데이터가 캐시에 없어서 DRAM에서 가져옴

캐시 미스 경우 3가지

1️⃣ Cold Miss

2️⃣ Conflict Miss

캐시 메모리 A와 B 데이터를 저장해야 하는데, A와 B가 같은 캐시 메모리 주소에 할당되어 있어서 나는 미스((direct mapped cache에서 많이 발생)

3️⃣ Capacity Miss

캐시 크기를 키우면, 캐시 접근 속도가 느려지고 파워를 많이 먹는 단점이 생김으로 캐시 크기를 키우는 것이 답은 아님

구조 및 작동 방식

Direct Mapped Cache
- 가장 기본적인 구조
- DRAM의 여러 주소가 캐시 메모리의 한 주소에 대응되는 다대일 방식
- 하나의 캐시 메모리에 대해 여러 개의 메인 메모리가 공유됨
- 캐시메모리는 인덱스 필드 + 태그 필드 + 데이터 필드로 구성
- 장점 : 간단하고 빠름
- 단점 : Conflict Miss가 발생
Fully Associative Cache
- 비어있는 캐시 메모리가 있으면, 마음대로 주소를 저장하는 방식
- 저장할 때는 매우 간단하지만, 찾을 때 문제가 됨
- 조건이나 규칙이 없어서 특정 캐시 Set 안에 있는 모든 블럭을 한번에 찾아 원하는 데이터가 있는지 검색해야함
- CAM이라는 특수한 메모리 구조를 사용해야하지만 가격이 매우 비쌈
- 메모리 경합, 충돌 비율이 낮음
Set Associative Cache
- Direct + Fully 방식
- 특정 행을 지정하고, 그 행안의 어떤 열이든 비어있을 때 저장하는 방식
- Direct에 비해 검색 속도는 느리지만, 저장이 빠르고 Fully에 비해 저장이 느린 대신 검색이 빠른 중간형